CMOS 硅咪頭原理與電容式微咪頭原理
CMOS 硅咪頭原理與電容式微咪頭原理
CMOS 硅咪頭原理
隨著 智能手機(jī) 的興起，對于聲音品質(zhì)和輕薄短小的需求越來越受到大家的重視，近年來廣泛應(yīng)用的 噪聲抑 制及回聲消除 技術(shù)均是為了提高聲音的品質(zhì)。
相比于傳統(tǒng)的 駐極體 式咪頭 (ECM )，電容式微機(jī)電 咪頭 采用硅半導(dǎo)體材料制作，這便于集成模擬放大電路及 ADC( ∑-? ADC) 電路，實(shí)現(xiàn)模擬或數(shù)字微機(jī)電咪頭 元件， 以及制造微型化元件， 非常適合應(yīng)用于輕薄短小的便攜式裝置。
電容式微咪頭原理
MEMS 微咪頭是一種微型的傳感器。其原理是利用聲音變化產(chǎn)生的力梯度使電容式微咪頭的聲學(xué)振 膜受聲壓干擾而產(chǎn)生形變，進(jìn)而改變學(xué)振膜與硅背極板之間的電容值。
該電容值的變化由電容電壓轉(zhuǎn)換 電路轉(zhuǎn)化為電壓值的輸出變化， MEMS 傳感器產(chǎn)生得到電壓放大輸出， 從而將聲壓信號 轉(zhuǎn)化成電壓信號。在此必須采用一個(gè)高阻抗的電阻為 MEMS 傳感器提供一個(gè)偏置電壓 VPP ，借以在 MEM S 傳感器上產(chǎn)生固定電荷， 最后的輸出電壓將與 VPP 及振膜的形變 ? d 成正比。
振膜的形變與其剛性有關(guān)， 剛性越低則形變越大;另一方面，輸出電壓與 d(氣隙 )成反比，因此氣隙越低，則輸出電壓及靈敏度越優(yōu)， 但這都將受限于 MEMS 傳感器的吸合電壓，也就是受限于 MEMS 傳感器靜電場的最大極限值
CMOS 微機(jī)電咪頭電路設(shè)計(jì)
在 CMOS 微咪頭設(shè)計(jì)中，電路是一個(gè)非常重要的環(huán)節(jié)，它將影響到微咪頭的操作、感測，以及系統(tǒng)的 靈敏度。
駐極式電容微咪頭的感應(yīng)電荷由駐極體材料本身提供的駐極電荷所產(chǎn)生，而凝縮 式電容微咪頭則是采用從 CMOS 的操作電壓中抽取一個(gè)偏置電壓， 再通過一個(gè)高阻抗電阻提供給微麥克 風(fēng)的聲學(xué)振膜來提供固定的電荷源。
此時(shí)，若聲學(xué)振膜受到聲壓驅(qū)動(dòng)而產(chǎn)生位移變化，則電極板 的電壓將會發(fā)生變化。最后，通過電路放大器將信號放大，則可實(shí)現(xiàn)模擬咪頭的電路設(shè)計(jì);
如果再加上 一個(gè) ∑-? ADC 模數(shù)轉(zhuǎn)換電路， 便可完成數(shù)字咪頭的電路設(shè)計(jì) (一般數(shù)字咪頭的輸出信號為 1 比特 PDM 輸出 )。從微機(jī)電咪頭的制造來看，就目前的技術(shù)層面而言，集成 CMOS 電路的 MEMS 元件可分為三種。
PreCMOS MEMS
工藝：先制作 MEMS 結(jié)構(gòu)，再制作 CMOS 元件; Intra-CMOS MEMS
工藝： CMOS 與 M EMS 元件工藝混合制造; Post-CMOS MEMS
工藝：先實(shí)現(xiàn) CMOS 元件，再進(jìn)行 MEMS 結(jié)構(gòu)制造。
一般 而言，前兩種方法無法在傳統(tǒng)的晶圓廠進(jìn)行， 而 Post-CMOS MEMS 則可以在半導(dǎo)體晶圓代工廠進(jìn)行生產(chǎn)。
Post-CMOS MEMS 的制造方式。在 Post-CMOS MEMS 工藝中需特注意，不能讓額外的 熱處理或高溫工藝影響到 CMOS 組件的物理特性及 MEMS 的應(yīng)力狀態(tài)，以免影響到振膜的初始應(yīng)力。
奧仕電子有限公司克服了諸多的技術(shù)難題，完全采用標(biāo)準(zhǔn)的CMOS 工藝來同時(shí)制造電路元件及微機(jī)電咪頭結(jié)構(gòu)。
在 CMOS 部分完成后，將芯片的背面研磨至適當(dāng)厚度以符合封裝要求。
最后，利用氫氟酸溶液 (HF) 去除犧牲氧化物來釋放懸浮結(jié)構(gòu)。此外，在設(shè)計(jì)中還需考慮可完全去除犧牲材料而又不損害咪頭振膜的 蝕刻方法，并應(yīng)避免咪頭振膜與背電極板之間產(chǎn)生粘黏現(xiàn)象。
粘黏現(xiàn)象：由咪頭振膜與背電極板之間的距離僅為數(shù)微米，在該尺寸下，當(dāng)表面張力、范德華力、靜電力、離子鍵等作用力大于咪頭振膜的回復(fù)力時(shí)，咪頭振膜將產(chǎn)生永久形變而附著于背電極板上，從 而無法產(chǎn)生振動(dòng)。
通常，微機(jī)電懸浮結(jié)構(gòu)粘黏現(xiàn)象的主要成因可以分為兩類：第一類發(fā)生在咪頭振膜釋 放后，咪頭振膜受到表面張力影響，因而被拉近到與背電極板的距離非常靠近，若此時(shí)范德華力或氫鍵 力等表面力大于咪頭振膜的回復(fù)力，則結(jié)構(gòu)將產(chǎn)生粘黏現(xiàn)象而無法回復(fù);第二類是懸浮結(jié)構(gòu)在使用中受 到外力沖擊或是靜電力吸引而落入表面力較回復(fù)力大的區(qū)域， 則也會發(fā)生粘黏現(xiàn)象。
因此，在結(jié)構(gòu)設(shè)計(jì)上， 必須特別考慮咪頭振膜在釋放后的結(jié)構(gòu)變形問題，并在重要的結(jié)構(gòu)部位予以強(qiáng)化，利用特殊設(shè)計(jì)來減少
粘黏現(xiàn)象的發(fā)生。
純 MEMS 與 CMOS 工藝的差異 多數(shù)企業(yè)所開發(fā)的 MEMS 微咪頭主要分為兩種形態(tài)：
第一種是利用專業(yè)的 MEMS 代工廠制造出 MEMS IC ，再加上一個(gè)ASIC 放大器，將 MEMS IC 及 ASIC IC 用 SIP 封裝方式封裝成MEMS 咪頭芯片。
這 一部分在 IC 封裝過程中必須保護(hù)振膜不被破壞，其封裝成本相對較高;
另一種是先利用CMOS 晶圓廠制 造出 ASIC 部分，再利用后工藝來形成 MEMS 的結(jié)構(gòu)部分。
其 MEMS 工藝技術(shù)目前似乎還無法在標(biāo)準(zhǔn)的
CMOS 晶圓廠完成，這主要是由于振膜需沉積高分子聚合物材料，而高分子聚合物材料還未用于目前的標(biāo) 準(zhǔn)半導(dǎo)體 IC 工藝。
另外，在 CMOS 工藝完成后，需分別在芯片的正面蝕刻出振膜并在其背面蝕刻出腔體 及聲學(xué)孔。
該步驟通過載體晶圓 (Carrier Wafer) 來完成， 在標(biāo)準(zhǔn)的 CMOS 鑄造廠目前尚未創(chuàng)建出這樣的環(huán) 境。
目前，最大的課題是如何突破這兩種形態(tài) MEMS 咪頭的封裝技術(shù)。 其專利均由美國的微咪頭企業(yè)所掌控，因此， MEMS 咪頭市場占有率主要分布在少數(shù)企業(yè)手上。
奧仕電子采取的方式是在 CMOS 工藝完成后，從芯片的背面形成腔體和聲學(xué)孔作為MEMS 結(jié)構(gòu)的釋放。
這一部分無需使用特殊的機(jī)器和材料，可在現(xiàn)有的CMOS 晶圓廠內(nèi)完成，因而能夠降低開發(fā)成本。
另外，奧仕電子的產(chǎn)品可直接利用晶圓級封裝技術(shù)將 CMOS 電路與微咪頭集成在同一塊芯片上，同樣可避免在封裝過程中對振膜產(chǎn)生破壞 MEMS 咪頭目前已經(jīng)取代 ECM 咪頭被廣泛應(yīng)用于手機(jī)中 (尤其是智能手機(jī) )，其主要原因是 MEMS 咪頭具有耐候性佳、尺寸小及易于數(shù)字化的優(yōu)點(diǎn)。
MEMS 咪頭采用半導(dǎo)體材質(zhì)，特性穩(wěn)定，不會受到環(huán)境溫濕度的影響而發(fā)生改變，因而可以維持穩(wěn)定的音質(zhì)。
電子產(chǎn)品組裝在過錫爐時(shí)的溫度高達(dá)260 ℃，常會破壞 ECM 咪頭的振膜而必須返工，這將增加額外的成本。
采用MEMS 咪頭則不會因?yàn)殄a爐的高溫而影響到材質(zhì)，適合于 SMT 的自動(dòng)組裝。
咪頭信號在數(shù)字化后，可以對其進(jìn)行去噪、聲音集束及回聲消除等信號處理，從而能夠提供優(yōu)異的通話品質(zhì)。目前已有多款智能手機(jī)采用數(shù)字化技術(shù)，在功能手機(jī)中也有加速采用的跡象。
此外， 筆記本電腦也是目前使用MEMS 咪頭的主流， 而機(jī)頂盒生產(chǎn)企業(yè)同樣在積極嘗試將 MEMS 咪頭應(yīng)用于開發(fā)聲控型機(jī)頂盒。
